ブログ について LVDS 抵抗の最適化により高速データ転送が向上

低電圧差信号 (LVDS) 技術は 業界リーダーとしてエンジニアによって賞賛され 優れた騒音抵抗力と高速通信能力しかし,LVDSの潜在能力を最大限に発揮するには,重要な要素の一つ,つまり終結抵抗の技術をマスターする必要があります.

• 燃える速度:低電圧振動 (約350mV) で,LVDSは急上昇と急降下時間を大幅に達成し,前例のないデータ速度を実現します.
• 強いノイズ・インミュネーション:差異信号構造は,電気的に騒々しい環境でも信号の整合性を維持し,優れた共通モードノイズ拒絶を提供します.
• 強化されたEMC性能:差異信号は 反対の電磁場を生成し 大きく消去され 近くのシステムとの干渉を軽減します

高速伝送システムでは,インパダンスの不一致が波形を歪め,性能を低下させる破壊的な信号反射を引き起こす可能性があります.終結抵抗は,送電線の端にエネルギー吸収器として機能する線の特異的なインペデンスにマッチすることで,これらの反射を防ぐ.

100Ωの差分ケーブル (扭曲ペアなど) を使用するLVDSシステムでは,受信機入力の100Ωの終止電阻が最適なインピーダンスのマッチを作り出す.これは最適な信号伝送の鍵である.

LTC6754比較装置を用いたシミュレーション分析は,終結抵抗の劇的な効果を示しています.正しい100Ω終結を使用すると:

• 受信機 の 信号 は 清潔 で 安定 し た 波形 を 保ち ます
• 信号の完整性は 損なわれていない

誤った終了 (50Ωまたは200Ω):

• 重要な波形歪みが発生します
• 反射が信号を損なう
• データの信頼性が損なわれる

LVDS システムは,補完的な構成要素に依存する.

• 運転手:電源出力構造を用いてデータをLVDS信号に変換する (典型的には,100Ωの終止点を通る ±3.5mA電流は350mVの差電圧を生成する)
• 受信機:高い入力インピーダンスと感度を持つ小さな差電圧を検知し,それらをデジタル論理レベルに変換します

LVDS仕様では,差分ペアの平均電圧 (共通モード電圧) が1.125Vから1.375Vの間にとどまるよう要求されている.ドライバ と 受信 器 の 間 の 共通 モード の 電圧 が 互い に 合わさ ない 場合,信号 の 劣化 が 起こり ます.

高速設計には送電線理論を理解することが不可欠である.送電線は分布式誘導力 (L) と容量 (C) を示し,特異的な阻力 (Z0) は以下のように計算される.

Z0 = √(L/C)

源,伝送線,負荷のインパデンスマッチングは信号反射を防止します

• 損失なし理想的な分析
• ロッシー (LTLINE):損失を含む実世界のモデリング

• 終端抵抗と伝送線のインピーデンスに常に一致する (LVDSでは通常100Ω)
• 標準モードの電圧の合致性を確認する (1.125V~1.375V範囲)
• 導入前に信号の振る舞いを分析するためにシミュレーションツールを使用する
• 設計の詳細については,アプリケーションノート (例えば,AN-1177 LVDS/M-LVDS実装ガイド) を参照してください.

これらのガイドラインに従うことで,エンジニアはLVDS技術を活用して,ディスプレイインターフェース,データ通信,画像システム.