ブログ について Imx6プロセッサは,シングルチャネルLVDSの限界を超えた高解像度ディスプレイを可能にします.

組み込みシステム設計において、高解像度、高リフレッシュレートの LVDS ディスプレイを駆動することは、ますます一般的ではありますが、困難なタスクとなっています。特に、解像度 1920x1080@60Hz のシングルチャネル LVDS インターフェイスのみをサポートするディスプレイをターゲットとする場合、必要なピクセル クロック (ドットクロック) 148.5 MHz により、インターフェイス コントローラーのデータ転送速度に大きな要求が課せられます。この記事では、エンジニアに明確なガイダンスと実用的な技術的洞察を提供することを目的として、そのようなインターフェイスの適応中に発生する中心的な技術的ボトルネックを掘り下げ、i.MX6 シリーズのプロセッサに基づくソリューションを検討します。

技術的なボトルネック: シングルチャネル LVDS のレート制限

解像度 1920x1080@60Hz のディスプレイの場合、ピクセル クロック (ドットクロック) は 148.5 MHz です。 LVDS (低電圧差動信号) インターフェイスは、差動信号を介してデータを送信し、電磁干渉を軽減し、伝送速度を向上させます。シングルチャネル LVDS 構成では、通常、差動ラインの各ペアが 1 つのデータ ビットを送信します。必要なシリアライザー クロックを計算するには、有効なデータ ビット数を考慮する必要があります。一般的な LVDS データ伝送モデルでは、8 ビットのピクセル データ (RGB チャネル) がデータ ラインにマッピングされます。ただし、実際の LVDS 伝送速度はピクセル クロックの単純な倍数ではありません。これには、データのエンコードやクロックの逓倍などの要素が関係します。

「148.5 MHz ドットクロック * 7 データビット = 1039.5 MHz シリアライザー クロック」の計算は、標準的な手法から逸脱しているか、特定のエンコード スキームに依存している可能性があります。より従来の理解では、1920x1080@60Hz ビデオ信号のシングルチャネル LVDS 送信のシリアライザ クロックは、通常、すべてのピクセル データと同期信号をカバーするピクセル クロックの倍数であると考えられます。たとえば、8 ビットのピクセル データ送信が使用される場合、理論的にはシリアライザー クロックはピクセル クロックの 8 倍である必要があります。ただし、実際の LVDS インターフェイスの設計とデータ マッピング方法は異なる場合があります。中心的な問題は、シングル チャネル LVDS インターフェイスの最大シリアライザ クロック周波数が制限されている場合 (たとえば、前述の 595 MHz)、高解像度信号にシングル チャネル送信を直接使用すると、その能力を超えてしまうということです。

結論：提案されている「1039.5 MHz シリアライザ クロック」は、多くのシングル チャネル LVDS インターフェイスのハードウェア制限 (595 MHz など) を超える可能性が高く、シングル チャネル LVDS インターフェイスで 1920x1080@60Hz ディスプレイを直接駆動することは不可能です。

解決策: i.MX6 プロセッサーのデュアルチャネル LVDS モード

シングルチャネル LVDS のレート制限に対処するための一般的な解決策は、i.MX6 シリーズなどのプロセッサのデュアルチャネル LVDS 出力機能を活用することです。デュアルチャネル LVDS モードは、データ ストリームを 2 つの独立した LVDS チャネルに分割し、合計データ レートを効果的に半分にし、各チャネルのシリアライザ クロック要件を削減します。

このモードでは、データは奇数 (ODD) 部分と偶数 (EVEN) 部分に分割され、2 つの LVDS チャネルを通じて送信されます。元のシリアライザー クロック要件が 1039.5 MHz だった場合、デュアル チャネル モードではチャネルあたり約 519.75 MHz に減少します。これは通常、i.MX6 プロセッサの LVDS インターフェイス機能の範囲内 (たとえば、595 MHz 制限未満) に収まります。

結論：i.MX6 のデュアル チャネル LVDS モード (SPLIT モード) の使用は、シリアライザのクロック要件を軽減する効果的なソリューションです。ただし、これにはディスプレイ自体がデュアルチャネル LVDS 入力をサポートする必要があります。つまり、両方のチャネルからのデータ ストリームを正しくマージする必要があります。

重要な情報: ODD/EVEN データ チャネルの識別

デュアルチャネル LVDS モードを使用する場合、どの LVDS チャネル (通常は PHY 上の物理インターフェイス) が ODD データを送信し、どの LVDS チャネルが EVEN データを送信するかを決定することが重要な問題となります。これは、ディスプレイ ドライバーの構成と物理的な信号接続に直接影響します。

ODD/EVEN データ チャネル割り当てに関する情報は、通常、次のソースにあります。

1. i.MX6 テクニカル リファレンス マニュアル (TRM):LVDS コントローラの動作、レジスタ設定、チャネル マッピングについて詳しく説明した最も信頼できるソース。 TRM は通常、どの物理出力ポート (LVDS0_TXP/N、LVDS1_TXP/N など) が奇数または偶数のデータ ストリームに対応するかを指定します。
2. i.MX6 の電気的特性またはデータシート:これらの文書にはピンの定義と機能の説明が記載されており、間接的にチャネル割り当てを示す場合があります。
3. 公式 EVK 開発ボードの回路図:i.MX6 開発ボードを使用している場合、その回路図には LVDS インターフェイス接続と、プロセッサの LVDS 出力ピンがトランシーバーまたはディスプレイ インターフェイスにどのようにリンクしているかが明確に示されています。
4. データシートまたはユーザーマニュアルを表示します:主な情報はプロセッサ側にありますが、ディスプレイのドキュメントには、デュアル チャネル モードのサポートや予想されるデータ チャネル順序などの LVDS インターフェイス ピンの定義が記載されている場合があります。
5. LVDS ドライバー/PHY チップ データシート:独立した LVDS ドライバまたは PHY チップ (TI の SN65LVDS シリーズなど) が使用される場合、そのデータシートにはチャネル構成と信号割り当てに関する重要な情報が含まれます。

注記：インターフェース構成は異なる場合があるため、特定の i.MX6 モデル (i.MX6Solo、i.MX6Dual、i.MX6Quad など) については、常に最新の技術文書を参照してください。適応を成功させるには、LVDS インターフェイス要件についてディスプレイ メーカーとのコミュニケーションも重要です。

まとめ

シングルチャンネル LVDS ディスプレイを解像度 1920x1080@60Hz に適応させると、データ レートの制約によるハードウェアの制限に直面します。 i.MX6 シリーズ プロセッサは、デュアル チャネル LVDS 出力を通じて実行可能なソリューションを提供し、データ ストリームを分割してチャネルごとのシリアライザ クロック要件を削減します。 ODD/EVEN データ チャネル割り当てに関する最も信頼できる情報源は、データシート、開発ボードの回路図、およびディスプレイ/PHY チップのドキュメントによって補足された i.MX6 テクニカル リファレンス マニュアル (TRM) です。高解像度 LVDS ディスプレイ機能を実現するには、これらの材料を注意深く検討し、適切なソフトウェア構成を行うことが重要です。